本报讯 在近期召开的欧洲开放创新平台（OIP）论坛上，台积电宣布计划在2027年推出超大尺寸版晶圆级封装（CoWoS）技术，最高实现9倍光罩尺寸（reticle sizes）和12个HBM4内存堆叠，预计它将在2027年至2028年被超高端AI处理器采用。

据悉，这一全新封装方法将解决性能要求最高的应用，并让AI（人工智能）和HPC（高性能计算）芯片设计人员能够构建手掌大小的处理器。

台积电每年都会推出新的工艺技术，尽最大努力满足客户对功耗、性能和面积（PPA）改进的需求。对于有更高性能需求的客户来说，EUV光刻工具现有的光罩尺寸（858平方毫米）是不够的。台积电于2016年推出的初代CoWoS封装方案，支持大约1.5倍光罩尺寸，而目前已经提升到3.3倍，可以封装8个HBM3堆栈。

台积电承诺在2025—2026年期间，支持5.5倍光罩尺寸和最高12个HBM4内存堆叠，并计划在2027年推出“Super Carrier”9倍光罩尺寸的CoWoS封装方案，为芯粒（chiplets）和内存提供高达7722平方毫米的空间。 （文 编）