本报讯 近日，三星发布消息称已成功将下一代存储半导体3D DRAM堆叠到16层。

据悉，3D DRAM是垂直堆叠单元的VS-CAT。与现有的DRAM结构相比，可以放入更多的单元，并且电流干扰现象较少。VS-CAT将与现有的DRAM不同，是通过结合两片晶圆来制造。也就是说，将周边（逻辑）和存储单元分别附加。这与YMTC的Xtacking概念相似。存储行业相关人士解释道：“在3D DRAM的情况下，如果像现有DRAM一样将周边附加在单元层旁边，则会出现面积过大的问题。为了解决这个问题必须在不同的晶圆上制造驱动周边和单元，然后将其附加。”预计3D DRAM堆叠将应用晶圆对晶圆（W2W）形式的混合键合。W2W混合键合已经应用于闪存和CMOS图像传感器（CIS）。

三星电子在国际存储研讨会（IMW）2024小组讨论环节还提到了3D DRAM的背面供电（BSPDN）应用可能性。BSPDN是一种将电力和信号线布置在后面的技术，可以突破互连瓶颈，预计会用于2纳米以下的尖端非存储工艺。三星电子首次提到DRAM的BSPDN应用可能性。 （星 文）