随着芯片制程越发接近物理极限，针对摩尔定律的讨论越发高涨。不仅仅是台积电、英特尔等芯片厂商，Open AI等大模型厂商也在积极发表自己对于摩尔定律的看法。如今的摩尔定律，处于怎样的状态，又有着怎样的前景？
快了、慢了，还是失效了？
摩尔定律自1965年被提出至今，约有一半的时间都活在“被死亡”的阴影下。20世纪90年代，就有产业界和学术界人士以193nm光源波长难以支持100nm以下制程、设备器件结构漏电严重难以支持50nm以下制程等为由，认为摩尔定律将迎来终结。好在这些问题都被半导体技术创新逐一解决和改善，比如High-K金属栅改善了漏电问题，在光源与硅片之间加入水作为介质的浸入式光刻使193nm波长支撑了10代左右的半导体技术发展等。
然而，当制程一路来到2nm、1nm乃至于再向下缩进的埃米时代，产业界不得不再次直视这个问题——摩尔定律还能再一次续命吗？
“摩尔定律已死”——2022年9月，面对产业人士对英伟达新一代Ada Lovelace架构GPU价格调涨的质疑，英伟达CEO黄仁勋认为摩尔定律的失效“难辞其咎”。他指出，由于摩尔定律每隔18~24个月就能以相同的成本提供2倍的性能已经成为过去，导致12英寸晶圆价格大涨，英伟达的新款GPU才不得不涨价。
同样作为处理器供应商的英特尔和AMD则不敢苟同，他们认为摩尔定律或许活得没有从前好，但尚有生命力。
在英特尔看来，摩尔定律的脚步有所放缓，但仍在前进。英特尔CEO帕特·基辛格于2023年12月在麻省理工学院的一场活动上表示，摩尔定律仍在发挥作用，芯片的晶体管数量每3年增加1倍，相比摩尔定律“每18~24个月晶体管集成度增加1倍”的通常定义有所放缓。
而AMD CTO Mark Papermaster表示，摩尔定律仍有效力，但难以像从前一样控制成本。曾经，AMD和英特尔等芯片制造商可以每18~24个月提供晶体管密度提高1倍的芯片，并保持在和上一代产品相同的成本范围。Mark Papermaster相信，产业界仍然可以通过技术创新持续提升晶体管密度，但成本会比从前昂贵。
在看衰摩尔定律的言论中，也有全然相反的声音：ChatGPT之父奥特曼认为，AI时代即将产生“宇宙中的智能数量每18个月翻一番 ”的新版摩尔定律。这显然是一个比摩尔定律更快的迭代周期。台积电（中国）有限公司副总经理陈平表示，大算力是支撑大模型的一个必要条件，而算力对于工艺来说就是在单位面积里集成更多的晶体管。对于奥特曼预测的智能计算成长速度，台积电的工艺“还是可以勉强支撑的”。
各方对于摩尔定律看法的不同，源于对技术理解的不同。随着算力场景的不断演进，下游厂商对于“芯片性能”的判断标准和需求重点趋向多元化。与此同时，晶体管密度也不再是提升芯片性能的唯一手段。奥特曼的新版摩尔定律，就代表着产业界对于芯片这一算力底座的新期许。而英特尔、AMD认为摩尔定律尚有生命力，也是因为正在研发更多提升芯片性能的手段。
北京大学集成电路学院研究员贾天宇向《中国电子报》记者表示，仅从晶体管尺寸的缩进速度来看，摩尔定律的确正在放缓，并且先进工艺的成本不降反升，因此一种声音认为摩尔定律放缓或者已失效。另外一种相对乐观的声音则认为，系统级的新技术将继续推动计算系统性能的提升，例如通过先进封装等集成技术持续提升芯片系统的算力。“这两类观点均有各自的道理，未来单一晶体管的尺寸缩进和性能提升十分有限，芯片设计将更加依赖系统级的解决方案来集成和扩展计算系统的算力。”贾天宇说道。
将摩尔定律向埃米级延续？
虽然面临着种种技术挑战，但产业界的材料、设备、制造厂商，正在通过技术产品创新，将摩尔定律向埃米级延续。
在晶体管结构上，半导体制造企业已经将技术研发延伸至埃米级别。在四面环栅的GAA从三面围栅的FinFET手中接过制程微缩的接力棒，使3nm及以下制程成为可能之后，领军企业对下一代晶体管结构CFET（互补场效晶体管）的开发已经提上日程，推动制程下探到埃米级别。
CFET与此前晶体管结构的最大不同之处，在于采用晶体管垂直堆叠结构，这或将开启三维晶体管结构新纪元。台积电最新资料显示，采用CFET垂直堆叠架构的芯片，相较采用Nanosheet（GAA）架构的器件，面积最多可以缩小50%。先进制程的三大头部玩家台积电、三星、英特尔都在密切关注CFET相关技术。
为了让芯片在实现面积微缩的同时，保证良好的供电性能，业内提出了背面供电技术。据了解，传统的正面供电技术要求信号和电源线路在晶圆正面，对金属层引脚间距有较为严苛的要求，限制了芯片面积微缩。而背面供电技术能够将信号和电源线路分离，将电源线路转移到背面优化，从而提供更高效的电源供应、更低温度和更灵活的芯片布局。据悉，2024年上半年，英特尔将在Intel 20A制程节点首次采用背面供电技术。台积电将在2纳米工艺采用背面供电解决方案。三星背面供电技术BSPDN将在2纳米或者1.4纳米工艺上采用。
在制造设备方面，高数值孔径光刻机被视为2纳米及以下制程的关键设备。高数值孔径光刻机能使光学系统的数值孔径提升至0.55，达到比传统掩模版更高的精度和光刻速度。2023年12月，ASML向英特尔交付了首台高数值孔径EUV光刻系统。
在制造材料方面，针对2纳米以下制程的光刻胶材料陆续面市，金属氧化物抗蚀剂（MOR）便是其中之一。东京电子测试指标显示，MOR光刻胶的线分辨率已经可以达到7纳米，接近实现0.2纳米芯片的要求。MOR能实现更高的分辨率的原因是其核心材料为无机氧化物纳米核，该纳米核表面覆盖着一层配位分子。当EUV光辐射到这种光刻胶上时，纳米核表面的有机配位体被解离，暴露出高活性的纳米核表面。这种特殊的结构使MOR光刻胶能够更好地吸收EUV光，从而实现更高的线分辨率。MOR的主要生产商JRS表示，预计2024年MOR的年产能达到10000加仑，可以满足3000万晶圆的曝光。
芯片性能如何持续提升？
即便摩尔定律能够延伸到埃米级别，但其发展的步伐一旦放缓，智能手机、平板电脑、PC等终端设备使用的芯片，还能否保持性能逐年提升的势头？这恐怕是广大消费者担忧的问题。
从目前市面上的手机处理器来看，答案是肯定的。
在同一节点上，制造厂商依然可以在不改变设计原则的基础上，进一步提升晶体管性能。比如台积电5nm的强化版本N5P面向移动和高性能计算进行优化，相较第一代5纳米制程在功耗、性能和密度上进一步提升。采用N5P的苹果A15芯片相比采用5纳米制程的A14，晶体管数量增加了27.1%，峰值单核频率提高了8%，Geekbench的单核和多核跑分均小幅提升。
与此同时，芯片设计厂商在不依赖制程技术提升的前提下，也能够实现处理器的换代和升级。以高通为例，其骁龙8+Gen1、骁龙8 Gen2、骁龙8 Gen3都采用了台积电的4纳米工艺。在Geekbench5和Geekbench6测试中，骁龙8 Gen2的单核跑分略高于骁龙8+Gen1，多核跑分则显著领先于骁龙8+Gen1。据科技媒体XDA测算，骁龙8 Gen2的GPU和CPU性能，较8+Gen1分别提升了65%和8.2%。骁龙8 Gen3 的性能比前代产品实现了30%的性能提升和20%的能效提升。
据了解，高通在同一家代工厂的同一制程上实现了两次处理器性能提升，关键在于计算架构的迭代。相较骁龙8+Gen1的三丛集架构，Gen2采用了“1+2+2+3”的四丛集架构，其中超大核心采用的架构由Arm Cortex-X2升级为Cortex-X3。Gen3则采用了“1+5+2”核心配置，相比Gen2增加了一个大核心、减少了一个小核心，超大核心架构进一步升级为Cortex-X4。通过超大核心的架构迭代、大核心的增加，以及计算架构的整体优化，高通的8系列芯片在同一制程实现了性能的逐代升级。
因此，诸多芯片厂商除了关注制程技术，也在积极引入其他优化芯片性能的手段。贾天宇表示，在摩尔定律放缓和智能计算需求的双重压力下，芯片设计面临极大挑战，产业界对技术创新的渴望将超越以往。“区别于传统依赖晶体管缩进来提升性能，未来的芯片设计将更加依赖技术创新。例如，当前备受关注的存算一体、芯粒集成等技术，都有望为未来的芯片发展提供新动力。相信未来芯片性能的提升仍然会保持相对稳定的节奏。”贾天宇说道。
成本增加下游市场是否买单？
虽然高数值孔径光刻机、背面供电等技术创新能够为摩尔定律“续命”，但也导致了制造成本的急剧增加，下游市场还会买单吗？
在接受《中国电子报》采访时，《芯片浪潮：纳米工艺背后的全球竞争》作者余盛表示，如果摩尔定律在二十世纪八十年代停下来，电脑的CPU性能不再能够大幅提高，也就跑不动太复杂的电脑程序。英特尔做出来的CPU就只能停留在386、486那样的水准，微软也就不可能对视窗操作系统进行不断升级迭代，这样也就不会再有个人电脑的普及。如果摩尔定律在二十世纪九十年代停下来，电脑CPU和存储器都没法做小，电脑就一直会是方头方脑的笨重模样，笔记本电脑将无法诞生。如果摩尔定律在二十世纪初停下来，CPU没法儿做得小到能塞进手机中去，移动互联网时代也不会到来。如果摩尔定律在二十一世纪一零年代停下来，人工智能就只能是科幻小说中才会出现的东西。因为人工智能所仰仗的算法、算力和大数据，离不开高性能的CPU、GPU和存储器的支持。
而摩尔定律的放缓，也意味着摩尔定律所带来的经济效益的下降。首先，芯片制造的投资成本越来越大。当芯片工艺达到3nm时，需要使用极紫外光刻机，每台极紫外光刻机的成本超过10亿元。生产过程中的耗电量也大幅增加，导致投资成本和生产成本随之增长。其次，从3nm工艺开始，需要引入新的晶体管结构等，与之前不同的技术，导致生产难度和生产成本不断上升。
“过去半个多世纪，我们都习惯了人类社会经济的高速增长。事实上，在人类几千年的文明发展史上，这样的高速增长其实是非常罕见的。这一高速增长背后的支撑点是摩尔定律长达六十年的延续。”余盛说道。
不过，市场对先进制程的态度并不是接受或抛弃的二分法。在计算系统越来越复杂的今天，下游市场对于计算成本的评估，也从以硬件为主走向以系统为主。
陈平认为，客户数量并不会随着制程节点的微缩而减少，甚至会越来越多。根据他的观察，台积电最早的一批先进制程只有少数客户采用，但在7纳米节点，第一批客户数量显著提升。在5纳米节点量产的前18个月，采用5纳米量产的产品数量是7纳米同期的2倍，预计3纳米节点的产品数量也会是5纳米同期的1.5倍至2倍。
“采用更先进制程的芯片本身成本是比前一代高了，但将芯片放在系统中，对于最后的系统成本——特别是运营成本来说，收益是巨大的。相比芯片购买成本，现在很多客户更关注的是总体运行成本。”陈平说道。
以数据中心场景为例，目前数据中心的主要运营成本是电力和冷却。如果通过制程演进在器件端降低20%～30%的功耗，会对整体运营成本带来显著影响。
IC Insight发布的最新数据显示，先进制程的市场占有率持续提升。2019年，10nm以下先进制程的市占率仅为4.4%，而到2024年，其比例将增长到30％。IC Insight在报告中表示，拉动10nm以下先进制程在2024年呈现快速增长的主要驱动力是5纳米、4纳米和3纳米制程。
复旦大学微电子学院副院长周鹏为记者提供了另一个看待摩尔定律经济效益的视角。他向《中国电子报》记者表示，在早期，芯片制程跟随摩尔定律不断延伸是一个经济问题，因为当时的半导体还是一种亟须普及应用的商业化产品，成本是阻碍其大规模推广的主要因素。因此，每隔一段时间单位面积内晶体管数量倍增的直接效应就是成本显著降低，促进了芯片的广泛使用。如今，半导体技术已经渗透到人类生活的方方面面，人们对芯片的认知越来越深，依赖也越来越重，所以对芯片性能上的要求慢慢超过了对其经济成本的要求。这就意味着人们愿意花更多的钱去体验更好的性能。