

下一代HBM离不开台积电了?

本报记者 许子皓

近期,台积电生态系统和联盟管理负责人Dan Kochpatcharin公开表示,台积电将与三星联手研发下一代 HBM产品 HBM4。这也是三星与台积电首次公开在 HBM 领域的合作。而 HBM 领域的另一位巨头 SK 海力士同 样在此前发布公告称,将与台积电合作开发 HBM4,预计在 2026 年投产。两大 HBM 供应商接连送上橄榄枝,台 积电掌握了哪些"关键法宝"?

迭代越来越快 技术越来越难

HBM即高带宽存储,由多层DRAM Die 垂直堆叠,每层Die通过硅通孔(TSV)技术实 现与逻辑Die连接,使得8层、12层Die封装于 小体积空间中,从而实现小尺存与高带宽、高 传输速度的兼容,优秀的特性使其成为高性能 AI服务器GPU显存的主流解决方案。

当前,随着AI市场持续增长,AI服务器 对于HBM的内存容量和传输带宽提出了更 高要求,推动了HBM技术的迭代升级。每 一次技术的突破,都会让HBM在带宽、容 量、能效、架构以及市场应用等方面取得显 著提升,但所需的制造工艺也越来越复杂。

HBM初代产品于2014年由AMD与SK 海力士共同推出。作为 GDDR 产品的竞 品,HBM采用了硅通孔(TSV)技术,实现4 层 die 堆叠,可以提供128GB/s带宽和1GB 内存,其当时的带宽就已经高于DDR4和

GDDR5产品,同时以较小的外形尺寸消耗 较低的功率,能更好地满足GPU等带宽需 求较高的处理器。性能、尺寸和功耗上的种 种优势,让HBM在业内崭露头角。

第二代的HBM于2016年由后来者三星 "越级"抢先发布。作为旗下首款HBM产品, 三星将每个HBM堆栈容量提升至8GB,使用 硅通孔和微凸块(microbump)技术,可以提供 256GB/s的带宽,是GDDR5产品带宽的7倍 之多。SK海力士则是在2018年正式推出堆 叠高度为4层和8层的HBM2,并且引入了伪 通道模式,将一个通道分为两个独立的64位 I/O子通道,从而降低延迟,提高带宽。

HBM2的加强版 HBM2E于2019年再 次由三星抢先发布。据了解,这款HBM2E 单颗最大容量为16GB,最高可提供3.2Gbps 的数据传输速度。而SK海力士则是于2020 年率先开始批量生产HBM2E产品,性能比 三星的产品更强,在容量同样达到16GB的 同时,带宽达到了460GB/s。此外,SK海力士 还首次采用了批量回流底部模制填充(MR-

MUF)技术,提升了散热性能,使得这款产品

于HBM的内存容量和传输带宽提出了

随着AI市场持续增长、AI服务器对

的散热性能比上一代的HBM2高出36%。 随后的HBM3和其强化版HBM3E都 由SK海力士占据主导权,SK海力士的 HBM3产品于2022年正式推出,其堆叠层数 及管理通道数均有增加,可以提供6.4Gbps 传输速度,带宽可达819GB/s,容量提升到 24GB。而SK海力士最新的HBM3E产品 将使用其1b纳米制造技术(10纳米级的 DRAM 节点)来生产,并将MR-MUF技术 升级为先进的MR-MUF4技术,数据传输速 度有望提高到8.0GT/s,带宽提高到1TB/s,

除了更先进的TSV技术, HBM还 需要MR-MUF技术、混合键合等新一 代封装技术加持。

SK海力士计划今年实施量产HBM3E产品。

制程和封装是两大"拦路虎"

随着每一代产品在性能上的飞跃式提 升,HBM对制程和封装技术的要求也更加

TrendForce 集邦咨询分析师许家源表 示:"HBM1至HBM2e的堆栈层数仅为4层 和 8 层,制程难度相对较低。但到了 HBM3, 堆栈层数增加至12层, 制程难度大 幅提升,HBM4更是要将堆栈层数增加至16

层,复杂程度和制造难度都将进一步提升。"

据了解,更先进的制程节点有助于提高 HBM 的能效比和性能。因此,从HBM1到 HBM3E,所采用的制程节点从28纳米进化 到10纳米。三星和SK海力士近期发布的信 息显示,HBM4将采用5纳米甚至更小的工 艺节点,进入先进制程范畴。

先进封装技术也是同理。除了更先进

的TSV技术,HBM还需要MR-MUF技术、 混合键合等新一代封装技术加持。

HBM4对先进制程工艺和先进封装技术 的需求,让如何保持高良率成为一个难题。在 制造过程中,任何一层die出现问题,都可能导 致整个堆叠失效。这一系列的难题让三星这 个全球第二的代工厂商都感到棘手,联合先进 制程的霸主台积电似乎成了唯一选择。

SK海力士和台积电决定在原计划的 12纳米制程基础上,增加5纳米工艺来 生产HBM4。

台积电掌握核心技术

台积电作为全球领先的半导体制造企 业,可以说是当下先进制程的天花板,并且良 率较为稳定,可靠性和安全性在业内首屈一 指,这都是研发HBM4的必备条件。

据了解,台积电计划在HBM4生产中采 用N12FFC+和N5两种制程技术。N5是一 种领先的5纳米制程技术,能够提供更小的 晶体管尺寸,实现更高的性能和更低的能 耗。这种先进的制程技术能够优化HBM4 的逻辑芯片,提升整体的计算效率和能效比。

在封装技术方面,半导体行业专家告诉 记者,台积电拥有诸如InFO和CoWoS等先 进封装解决方案,能够在芯片之间构建更快速 的数据交换路径,有助于解决热管理和信号完 整性问题。通过先进的封装技术,台积电能够 为HBM4提供更大的带宽和更低的延迟。

这些优势正是SK海力士所渴望的。SK 海力士缺乏先进制程的制造能力,和三星又 是HBM领域的直接竞争对手,再加上三星 的先进制程良率一直是个大问题,双方合作 的可能性很低。因此,SK海力士最好的选 择就是尽快与台积电达成合作。

于是,在今年4月,SK海力士宣布与台 积电签署一份谅解备忘录,双方将合作生产 下一代HBM,并通过先进的封装技术提高 逻辑和HBM的集成度。

据了解,两家公司将首先对HBM封装

内最底层的基础裸片进行性能改善。SK海 力士以往的HBM产品都是基于公司自身工 艺制造基础裸片,但从HBM4产品开始计划 采用台积电的先进逻辑工艺。若在基础裸 片采用超细微工艺,就可以增加更多的功 能。SK海力士计划在2025年下半年推出12 层DRAM堆叠的首批HBM4产品,于2026 年推出16层堆叠的HBM4E产品,内存带宽 将是HBM4的1.4倍。产品面市时间将与英 伟达AI加速器发布周期保持一致。SK海力 士封装开发副总裁李康旭在"2024异构集成 全球峰会"上详细阐述了这一合作的重要 性。他指出,通过将逻辑工艺应用于HBM4 的基片,可以显著改善性能和能效。

近期,英伟达、台积电和SK海力士又宣 布组建"三角联盟",面向AI需求共同推进 HBM4等下一代技术。可以看出,SK海力士 想与台积电进行深度绑定。据了解,SK海力 士和台积电决定在原计划的12纳米制程基 础上,增加5纳米工艺来生产HBM4。

在封装技术方面,SK海力士表示,SK海 力士独有的先进 MR-MUF技术以及混合 键合等新一代封装技术,将与台积电独有的 CoWoS技术相融合,这对于下一代HBM的 发展至关重要。

而三星最初的想法是继续押注自家的4 纳米工艺。三星的一位高管表示:"我们与台

积电和SK海力士不同,我们的芯片设计人员 直接参与HBM4生产,这是我们的独特优 势。"目前,三星已在其设备解决方案部门新 设"HBM开发组",专注于推进HBM4技术。

此外,三星先进封装团队高管 Dae Woo Kim在2024年度韩国微电子与封装学 会年会上表示,三星成功制造了基于混合键 合技术的16层堆叠HBM3内存,该内存样 品工作正常,未来16层堆叠混合键合技术 将用于HBM4内存量产。

相较现有键合工艺,混合键合无须在 DRAM内存层间添加凸块,而是将上下两层 直接铜对铜连接,可显著提高信号传输速率, 更适合AI计算对高带宽的需求,还可降低 DRAM层间距,减少HBM模块的整体高度。

但三星近期宣布将与台积电合作研发 HBM4,这一"打脸"举动,也侧面反映出三 星自身的先进制程工艺和封装技术尚不足 以支撑其HBM4研发。

专家告诉记者,三星与台积电将共同开 发一种特殊版本的无缓冲HBM4,技术路线 与SK海力士的HBM4并不相同,这款产品 取消了用于分配电压和防止电气问题的缓 冲器,预计能提高40%的功率效率,并减少 10%的延迟。三星计划在年底前完成HBM4 的流片,为2025年年底的大规模生产奠定

未来3年300mm晶圆厂设备投资 将达4000亿美元

本报讯 9月26日, SEMI发布 《300mm晶圆厂2027年展望报告》指出,从 2025年到2027年,全球300mm晶圆厂设 备支出预计将达到创纪录的4000亿美 元。强劲的支出是由半导体晶圆厂的区 域化以及数据中心和边缘设备对人工智 能(AI)芯片日益增长的需求推动的。

2024年,全球300mm晶圆厂设备支出 预计将增长4%,达到993亿美元,到2025 年将进一步增长24%,首次突破1000亿美 元,达到1232亿美元。预计2026年支出 将增长11%,达到1362亿美元;2027年将 增长3%,达到1408亿美元。

SEMI 总裁兼首席执行官 Ajit Manocha表示: "2025年全球300mm晶圆厂设备 支出的预期增长幅度为创纪录的3年半导 体制造投资奠定了基础。全球芯片需求 正在推动设备支出,包括人工智能应用的 前沿技术和由汽车与物联网应用驱动的

预计到2027年,中国大陆将保持其作 为全球300mm设备支出第一的地位,未来 3年投资将超过1000亿美元。然而,预计 投资将从2024年的450亿美元峰值逐渐 减少到2027年的310亿美元。

预计韩国将排名第二,未来3年将投 资 810 亿美元,以进一步巩固其在 DRAM、HBM和3D NAND等存储领域 的主导地位。预计中国台湾地区未来3 年将投资750亿美元,位居第三,因为 该地区的芯片制造商将在海外建造一些 新的晶圆厂, 3nm以下是其投资的主要 驱动力。

从2025年到2027年,美洲地区预计 投资630亿美元,而日本、欧洲和中东以及 东南亚预计将在3年内分别投资320亿美 元、270亿美元和130亿美元。值得注意的 是,由于旨在缓解对关键半导体供应担忧 的政策激励措施,预计2027年这些地区的 设备投资将比2024年增加1倍以上。

2025年至2027年间, Foundry设备支 出预计将达到约2300亿美元,这得益于 对先进节点的投资以及对成熟节点的持 续支出。对2nm工艺的投资和2nm关键 技术的开发,如全环绕栅极 (GAA) 晶 体管结构和背面功率传输技术,对于满 足未来高性能和节能计算需求至关重 要,特别是对于人工智能应用。由于对 汽车电子和物联网应用的需求不断增 加,在成本效益高的22nm和28nm工艺 上有望实现增长。

Logic和Micro领域预计将在未来3年 率先扩大设备支出,预计总投资为1730亿 美元。Memory位居第二,预计同期将贡 献超过1200亿美元的支出,标志着另一个 细分市场增长周期的开始。在Memory领 域,DRAM相关设备的投资预计将超过 750亿美元,而3D NAND的投资预计达 到450亿美元。

Power相关领域排名第三,预计未来3 年投资将超过300亿美元,其中化合物半 导体项目投资约140亿美元。同期,模拟 和混合信号领域预计将达到230亿美元, 其次是光电/传感器,为128亿美元。

作为 SEMI Fab Forecast 数据库的一 部分,SEMI《300mm晶圆厂2027年展望报 告》列出了全球420座设施和生产线,其中 包括预计高概率将在2024年开始的未来4 年内开始运营的79座设施。该报告反映 了自上次2024年6月发布以来的169次更 新和9个新的晶圆厂/生产线项目。

英特尔发布 至强6性能核处理器

本报讯 记者姬晓婷报道:9月26日, 英特尔正式发布面向数据中心市场的至强 6性能核处理器,具备3个计算芯片单元, 多达128个内核,相较于前代产品内核数 实现大幅提升。在性能提升的同时,平均 TCO相较于前代产品降低30%。其中至 强 6900P 系列处理器(代号 Granite Rapids-AP)宣布同日上市。

面向云计算领域,至强6处理器在每 路核心数、单核性能、每瓦性能方面,相 比上一代处理器均有提升, 可帮助云服 务提供商降低计算成本。与第五代英特 尔至强可扩展处理器相比,至强6处理 器拥有多达2倍的每路核心数,平均单 核性能提升高达1.2倍,平均每瓦性能提 升高达1.6倍,同等性能水平下平均节省

面对数据中心对数据传输效率提升的 要求,同日宣布上市的至强6900P系列处 理器进行了一系列性能更新。该处理器最 高配备128个内核,支持高达每秒6400MT 的DDR5内存、每秒8800MT的MRDIMM 内存、6条UPI 2.0链路(速率高达每秒

24GT),96条PCIe 5.0或64条CXL 2.0通 道、504MB的L3缓存,支持FP16数据格式 的英特尔高级矩阵扩展(英特尔AMX),可 为AI和科学计算等内存带宽敏感型工作 负载提供 MRDIMM 选择,且新增对 CXL 2.0的支持。

在此次发布会上, 英特尔一众生态伙 伴分享了其基于至强6性能核产品的最新 解决方案。其中,阿里云方升架构协同至 强处理器持续迭代演进, 推出最新一代磐 久计算型服务器,以及基于至强6性能核 的第九代阿里云英特尔平台企业级计算实 例产品;超聚变带来了其首款支持 CXL2.0+的内存池,可通过灵活分配与共 享内存以充分提升系统效能; 火山引擎基 于至强6性能核处理器进行了架构和性能 优化, CPU核心数翻倍并采用双单路架 构设计, 使其第四代云服务器实例在保障 稳定性的同时大幅提升了计算密度和应用

据了解,至强6处理器包括至强 6700P、至强6500P等在内的多款产品,将 于2025年第一季度发布。

佳能交付首台 新型纳米压印光刻机

本报讯 日本佳能公司近日宣布,已 成功向位于美国得克萨斯州的半导体联盟 得克萨斯电子研究所(TIE)交付了其最先 进的纳米压印光刻(NIL)系统 FPA-1200NZ2C。这标志着纳米压印光刻技术 在半导体制造领域迈出了重要一步,为未 来的芯片生产开辟了新的可能性。

佳能此次交付的FPA-1200NZ2C纳 米压印光刻机,是该公司与铠侠(Kioxia) 和大日本印刷公司合作开发的最新成果。 该系统自去年10月推出以来,便以其独特 的纳米压印技术和卓越的性能表现,吸引 了业界的广泛关注。据佳能方面介绍, FPA-1200NZ2C能够实现最小14纳米的 线宽图案化,支持5纳米制程逻辑半导体 的生产,为芯片制造商提供了更为高效、精 确的制造工具。

与传统光刻机通过光学成像将电路图 案投影到晶圆上不同, 佳能的纳米压印光 刻技术采用物理手段,将已经设计好的电 路图案模板通过机械加压直接"复印"到 晶圆上的光刻胶中。这种"盖印章"式的 生产方式省去了复杂的光学曝光系统,不 仅降低了设备成本,还显著提高了生产效 率。据佳能产品负责人透露, 纳米压印光 刻机的价格将比传统的极紫外光

(EUV) 光刻机少一位数,且耗电量仅为 后者的十分之一

此次交付的FPA-1200NZ2C将被用 于得克萨斯电子研究所的先进半导体研发 和原型生产工作。该研究所由得克萨斯大 学奥斯汀分校支持,成员包括英特尔、恩智 浦、三星等全球领先的芯片公司,以及公共 部门和学术组织。这些机构将共同利用这 一先进设备,探索纳米压印光刻技术在半 导体制造中的潜力和应用前景。

佳能光学产品副总裁岩本一典表示, 公司对未来纳米压印光刻技术的发展充满 信心,并计划在接下来的3~5年内,每年 销售约10~20台此类设备。他强调, 佳能 将继续加大研发投入,与全球合作伙伴紧 密合作, 共同推动纳米压印光刻技术的商 业化进程,为全球半导体产业的进步贡献 力量。

尽管纳米压印光刻技术在成本和生产 效率方面具有显著优势,但其在实际应用 中仍面临诸多挑战。例如,如何有效防止 尘埃颗粒对芯片制造的影响,以及如何开 发出与纳米压印技术相兼容的材料等。佳 能方面表示,将积极应对这些挑战,与产业 链上下游企业通力合作,共同推动纳米压 印光刻技术的完善和发展。 (佳 讯)